Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作
Socionext UPF设计流程的演进——Socionext与Synopsys的成功合作
会议: SNUG Silicon Valley 2016
作者: Mahiro Hikita (Socionext Inc.)
页数: 40 (PPT演示文稿)
源文件: SNUG_TPC_LowPower_Dorso_Untitled_paper.pdf
个人信息 (Personal Profile)
- Socionext Inc. SoC设计部设计二部经理 - 负责基于 Lynx Design System 的设计套件，包括 VCS、Design Compiler、Formality、VC LP 低功耗验证/MVRC、DFT Compiler、DFTMAX、IC CompilerI、StarRC、PrimeTime SI、PrimeTime ADV、PrimeTime PX 和 IC Validator - 专长：电源意图设计流程（UPF 统一功耗格式 和 CPF） - 团队负责数字设计流程支持和设计流程开发
背景经历： - 1997年：加入 Fujitsu Limited 无线网络业务部 - 1997-2005年：开发 W-CDMA 基带 LSI，负责逻辑设计和RTL编码；采用 Power Compiler 进行时钟门控和片外电源门控 - 2006-2007年：调至方法学开发部门，开发并发布片内电源门控和 CPF 多电压设计流程 - 2010年：部署 UPF 1.0 为 ASIC 客户提供 MVSIM-PLI 支持 - 2012年：开始使用 Synopsys 工具开发设计流程，发布 ICC & UPF 2.0 流程
议程 (Agenda)
1. Socionext 企业概览 2. 电源意图设计历史与成就 3. Golden UPF 金标准UPF流程的采用 4. 从 MVRC 向VC LP 低功耗验证的迁移 5. 近期 UPF 流程改进 6. 与 Synopsys 进一步的 UPF 合作
Socionext 企业概览
Socionext 一览： - 公司名称：Socionext Inc. - 业务启动：2015年3月1日 - 业务范围：SoC 综合解决方案/服务的设计、开发和销售 - 员工人数：约 2,600人 - 继承：Panasonic Corp. 和 Fujitsu Semiconductor Ltd. 的 SoC 业务
全球网络： - 美国：Sunnyvale（业务部）、Nashville（办事处） - 欧洲：Maidenhead（业务部）、Langen、Munich、Braunschweig（办事处） - 中国/亚洲：香港、台北、新加坡、上海、深圳、成都、首尔 - 日本：新横滨（总部）、京都（业务部）、多个办事处 - 奥地利：Linz
从核心技术到应用： - 核心技术领域：网络、成像、毫米波 CMOS、RF/天线设计、SerDes（高速接口/低功耗连接）、高速AD/DA转换器、ISP、2D图形显示核心、3D映射、高分辨率处理、4K/60p HEVC编码器、低功耗RF设计 - 应用领域：监控摄像头、驾驶辅助、100G/400G/1T光纤系统、数据中心、仪表盘、医疗、数字标牌、相机、摄像机、电视、广播、家庭服务器
电源意图设计历史与成就
电源意图设计历史
| 年份 | 关键里程碑 |
| 2007 | 开始 CPF 实际设计流程验证；Accellera UPF 1.0 发布 |
| 2008 | 在设计流程中采用 CPF；在 WiMAX 实际设计中采用 CPF 流程 |
| 2009 | 在15个产品中采用 CPF 流程；IEEE-1801 (UPF 2.0) 获批 |
| 2010 | UPF 1.0（前端）& MVSIM-PLI 支持 |
| 2011 | CPF/UPF 应用到50个产品；MVSIM-Native 发布 |
| 2012 | 开始 UPF 2.0 & Synopsys 流程开发；ISO/LS 单次插入命令 |
| 2013 | UPF 供应链集对象支持；IEEE-1801-2013 (UPF 2.1) 发布 |
| 2014 | Golden UPF 金标准UPF流程 合规工具 & VC LP 低功耗验证 发布 |
| 2015 | 部署 UPF 2.0 & Synopsys 流程；偏置电源连接支持工具发布 |
| 2016 | 部署 Golden UPF 金标准UPF流程 & VC LP；采用 ICC II with UPF |
电源意图设计成就
- 将电源意图设计部署到超过 100 个产品中 - 实现的低功耗技术：电源门控（Power Gating）、多电压设计 Multi-Voltage、自适应电压调节（AVS）、动态电压频率调节（DVFS 动态电压频率调节） - 几乎所有设计都需要 UPF 电源意图
Golden UPF流程的采用 —— 我们在UPF流程政策中的坚定信念
Golden UPF 流程核心理念
传统 UPF-Prime 流程：
UPF --> Synthesis --> UPF' --> P&R --> UPF'' --> Verification
RTL -----------^ Gate ---------^ Gate ---------^
Golden UPF 流程：
Golden UPF --> Synthesis --> Gate --> Supplemental UPF --> P&R --> Verification
RTL ------------^ Gate ---------^
高度可靠的设计流程通过在整个设计流程中使用唯一的原始"Golden UPF 金标准UPF流程"成为可能。
UPF 的角色与目标
角色： 在 UPF 中定义电源规格，在 UPF 中定义电源门控和多电压设计 Multi-Voltage的电源意图（为 LSI 核心区提供多个电源源），定义每个单元和宏的 PG 连接规格，定义独立于 RTL 的电源规格。
目标： 在整个设计流程中使用 UPF 简化设计工作并防止错误，虚拟隔离单元插入用于关断仿真，自动插入隔离单元 Isolation Cell、电平转换器 Level Shifter和电源开关。
UPF 定义 -- 仅 4 个类别
1. 电源域 (Power Domain) -- 定义 PMU 控制的区域 2. 电源状态 (Power State) -- 定义各电源域的供电状态组合（如 MODE1/MODE2/MODE3） 3. 隔离规则 (Isolation Rule) -- 关断域输出信号的钳位策略 4. 电平转换规则 (Level Shifter Rule) -- 不同电压域之间的信号转换 5. PG连接 (PG Connection) -- 逻辑规格+物理规格
如果核心是单电源设计：电源域仅为默认域、电源状态仅为全开状态、不需要 ISO/LS 规则、PG连接定义方式类似。
UPF 的定位
RTL ----> (VCS/Formality) --> Logic Spec
UPF ----> (VCS NLP/VC LP) --> Power Spec
SDC ----> (PrimeTime) ------> Timing Spec
UPF 是所有设计的电源设计规格！ UPF 与作为时序规格的 SDC 时序约束 处于同等地位。
UPF 流程政策
1. 经过逻辑仿真验证的原始 UPF 应该贯穿整个设计流程使用 2. UPF 应作为所有设计的电源设计规格（Power Intent），与作为时序规格的 SDC 处于同等位置 - UPF 不仅仅是针对电源门控和多电压等低功耗设计格式 - UPF 应用于核心单电源设计 - 结果是设计流程集成到统一的设计环境中；电源门控和多电压设计成为标准而非特例
Socionext UPF 流程
RTL --> RTL Simulation (VCS NLP)
Golden UPF (Power Domain, Power State, ISO/LS rule, PG Connection)
v
Synthesis (Design Compiler) --> ISO/LS Insertion
v
DFT (DFT Compiler) --> Power Domain Aware Scan Chain
v
Design Planning & P&R (IC Compiler I & II) --> PSW Insertion, MV-Aware P&R
v
Verification (VC LP, Formality, PrimeTime) --> MV Rule Check/FV/SMVA
UPF 定义被清晰分割：逻辑 UPF + 物理 UPF + 补充 UPF。不支持电源域综合。需要带 pg pin 的 Liberty 库。
UPF 描述风格 -- 采用 UPF 2.0 Supply Set 定义
在 RTL 仿真阶段无需定义 PG 网名或连接。允许根据设计阶段清晰分离逻辑阶段和物理阶段各自需要的规格。
#-- Logic Spec --
create_supply_set ss_PD0
create_supply_set ss_PD1
create_power_domain PD0 -supply {primary ss_PD0} -include_scope
create_power_domain PD1 -supply {primary ss_PD1} -elements {uBlock1}
#-- Physical Spec --
create_supply_net VDD
create_supply_net VSS
create_supply_net VDD1
create_supply_set ss_PD0 -function {power VDD} -function {ground VSS} -update
create_supply_set ss_PD1 -function {power VDD1} -function {ground VSS} -update
UPF 结构与使用
通过将定义分离为逻辑规格和物理规格，为定制 SoC（ASIC）建立了操作方案。
design.upf (不修改各UPF，将元素添加到design.upf)
|-- load_upf logical.upf (逻辑设计师：电源域/电源状态/隔离规则/电平转换规则定义)
|-- load_upf physical.upf (物理设计师：电源网/电源端口/PG连接/电源开关定义)
|-- load_upf supplemental.upf (补充PG连接定义)
UPF 描述指南
为高效部署 UPF 而编制的内容： - UPF 概述 - UPF 命令 - UPF 示例 - UPF 定义技术（基于设计经验的描述技术） - 支持的命令和选项列表 - 命令和选项的详细说明 - UPF 描述示例（包括片内电源门控）
已发布给定制 SoC（ASIC）客户和内部设计师，以实现高效的 UPF 描述和流程。
从 MVRC 向 VC LP 的迁移
VC LP 在 UPF 流程中的定位
VC LP 低功耗验证 根据电源规格 UPF 验证设计的有效性： - 基于电源域和电源状态表的隔离单元 Isolation Cell、电平转换器 Level Shifter、电源开关的结构有效性检查 - UPF 中隔离、电平转换器和电源开关规则与设计的一致性检查 - UPF 中定义的 PG 连接与 PG 网表的一致性检查
VC LP 多电压检查是 UPF 流程验证的基石。
VC LP 性能提升
与 MVRC 多电压规则检查 相比，VC LP 低功耗验证 的运行时间最高提升 3 倍，内存使用最高改善 5 倍。
测试设计：A (28nm, 14M实例)、B (28nm, 10M实例)、C (40nm, 1M实例)
VC LP 采用与运作
Sign-off Verification RTL Hand-off Verification
ISO/LS 插入正确性验证 UPF Stage Check (VC LP)
逻辑网表 --> PG网表 --> UPF RTL --> PG Netlist 正确性验证
Netlist Hand-off Verification PG Stage Check (VC LP)
- 使用了超过 300 个测试模式检查工具质量 - 基于每个设计阶段定制严重性设置 - 创建了针对 Socionext 设计风格的定制规则
新部署的 VC LP 低功耗验证 在每个设计阶段运行适当的规则，避免需要回到前一阶段。
VC LP 验证流程
read_file --> design read-in
read_upf --> UPF read-in
v
VCLP Verification:
- UPF Stage Check: UPF Quality Check
- Design Stage Check: Structural Check, UPF Consistency Check
- PG Stage Check: Architectural Check
输入：RTL/Gate、UPF、Liberty (*.db with PG-PIN)、Tcl script 输出：Report + Custom Rule
近期 UPF 流程改进
异质扇出隔离单元问题的解决
解决了隔离单元 Isolation Cell的异质扇出（heterogeneous fanout）问题：
set_isolation ISO_PD1 \
-domain PD1 -applies_to outputs \
-diff_supply_only TRUE
| 工具 | 支持状态 |
| VCS NLP | 2015.09-SP1-1 已支持 |
| VC LP 低功耗验证 | 2015.09-SP2-1 计划通过变量支持 |
| Formality | 2016.03-SP1 计划支持 |
| Design Compiler | 规划中 |
| IC CompilerI | 默认设置已支持 |
由缺失 MV 单元插入引起的迭代现在可以解决了。
偏置电源连接支持
由于 UPF 是电源规格，所有 PG 连接应在 UPF 中定义，包括偏置电源连接。
#-- Physical Spec --
set_design_attributes -elements {.} -attribute enable_bias TRUE
create_supply_set ss_PD0 -function {power VDD} -function {ground VSS} \
-function {nwell VDD} -function {pwell VSS} -update
create_supply_set ss_PD1 -function {power VDD1} -function {ground VSS} \
-function {nwell VDD1} -function {pwell VSS} -update
所有 PG 连接（包括偏置电源连接）都可以在 UPF 中定义为电源规格。
电平转换器插入中的电压检查
IC CompilerI 可以跳过 DC/ICC I 中冗余的检查步骤。
电平转换器插入过程： 1. 定义电平转换器的必要性：UPF 的电源状态表 + DC/ICC 的电源约束 2. 电平转换器插入策略：UPF 的电平转换器规则 3. 电平转换器单元映射：DC/ICC 电源约束与电平转换器单元库中的电压值
IC Compiler II 效率提升
IC CompilerI 在执行 MV 单元插入和 PG 连接方面显著快于 IC Compiler。
28nm 设计（13M 实例）对比：
| 命令 | ICC II 运行时间 |
| create_lib/read_verilog/link_block | 0:09:52 |
| load_upf | 0:00:13 |
| commit_upf | 0:05:51 |
| create_mv_cells | 0:02:06 (ICC I 需 3 小时) |
| connect_pg_net | 0:06:16 (ICC I 需 9 小时) |
| check_mv_design | 0:09:17 |
| save_block | 0:03:48 |
| 总计 | 0:37:23 |
与 Synopsys 进一步 UPF 合作
隔离逻辑等价性检查
UPF 流程中，VCS NLP 的虚拟隔离逻辑与 DC/ICC I, II 的隔离逻辑之间需要进行等价性检查。
三步流程： 1. Step 1：关断仿真（VCS NLP）+ 形式验证（Formality）-- RTL + 分析后的 UPF 2. Step 2：形式验证（Formality）-- Gate UPF ref vs impl 3. Step 3：形式验证（Formality）-- Gate w/ISO ref vs impl
向着与 Synopsys 合作的解决方案推进（目标：VCS 2016.06-SP2）。
Formality 中自动切割点插入
- 在带 UPF 的 Formality 中，ALL-ON 模式需要对控制逻辑模块的电源开关控制端口设置切割点 - Formality 支持目标：2016.03-SP3 - Formality 将通过自动切割点插入实现更高效的等价性检查
总结 (Summary)
- 电源意图设计与成就：将电源意图设计部署到超过 100 个产品，通过多种多电压技术实现低功耗 - Golden UPF 流程采用：通过在整个设计流程中使用统一 UPF 实现高度可靠的设计流程；采用 Supply Set 定义并通过清晰分离逻辑和物理规格为定制 SoC（ASIC）建立了操作方案 - 从 MVRC 到 VC LP 的迁移：新部署的 VC LP 低功耗验证 经过 300+ 测试模式评估验证；与 MVRC 相比性能提升 3 倍，内存改善最高 5 倍 - 近期 UPF 流程改进及与 Synopsys 的进一步合作：在与 Synopsys 紧密合作中持续改进 UPF 流程
依靠 Socionext UPF 流程以短 TAT 向市场交付低功耗芯片。
图片索引
本文为 PPT 演示文稿，共 40 页，432 张图片，存放于 _images/ 目录。主要图片按内容分组索引：
第 1-7 页：封面、个人信息、议程、Socionext 企业概览 第 8-10 页：电源意图设计历史与成就 第 11-23 页：Golden UPF Flow 详细说明（UPF 定义、定位、政策、结构、描述指南等） 第 24-29 页：VC LP 迁移（性能对比、验证流程等） 第 30-34 页：近期 UPF 流程改进（异质扇出、偏置电源、ICC II 效率） 第 35-38 页：进一步 UPF 合作（隔离逻辑等价性检查、Formality 改进） 第 39-40 页：总结与致谢